1/5/1 (Item 1 from le: 351)
DIALOG(R) File 351: Derwent WPI
(c) 2002 Thomson Derwent. All rts. reserv.

008032430 **Image available**

WPI Acc No: 1989-297542/ 198941

Signal delay time control circuit for semiconductor IC - has capacitor connected through switching element to junction point of two active circuits NoAbstract Dwg 2/2

Patent Assignee: NEC CORP (NIDE)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 1220914 A 19890904 JP 8844473 A 19880229 198941 B

Priority Applications (No Type Date): JP 8844473 A 19880229

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 1220914 A 24

Title Terms: SIGNAL; DELAY; TIME; CONTROL; CIRCUIT; SEMICONDUCTOR; IC; CAPACITOR; CONNECT; THROUGH; SWITCH; ELEMENT; JUNCTION; POINT; TWO;

ACTIVE; CIRCUIT; NOABSTRACT _-

Derwent Class: U22

International Patent Class (Additional): H03K-005/13

File Segment: EPI

1/5/2 (Item 1 from file: 347)
DIALOG(R)File 347: JAPIO
(c) 2002 JPO & JAPIO. All rts. reserv.

02923314 **Image available**
DELAY TIME ADJUSTING CIRCUIT

PUB. NO.: 01-220914 [**JP 1220914** A] PUBLISHED: September 04, 1989 (19890904)

INVENTOR(s): OKI HIDETAKA

APPLICANT(s): NEC CORP [000423] (A Japanese Company or Corporation), JP

. (Japan)

APPL. NO.: 63-044473 [JP 8844473]

FILED: February 29, 1988 (19880229)

INTL CLASS: [4] H03K-005/13

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits)

JOURNAL: Section: E, Section No. 853, Vol. 13, No. 539, Pg. 77,

November 30, 1989 (19891130)

ABSTRACT

PURPOSE: To make the delay time of an internal path adjustable externally by connecting a capacitor to a connecting point between an output of a 1st active circuit element and a 2nd active circuit element via a switching element whose switching state is controllable externally.

CONSTITUTION: An output terminal of a 1st stage gate 2 being the 1st active circuit element is connected to an input terminal of the next stage gate 4 being the 2nd active circuit element. One or plural series circuits comprising a capaci tor 8 with a prescribed capacitance and a semiconductor switch 6 as a switching element whose switching is controllable externally are connected to a connecting point between the output terminal of the 1st stage gate 2 and the input terminal of the next stage gate 4. Since the load capacitance of the internal active circuits element is selected in this way, the delay time of the internal path of the semiconductor integrated circuit is adjusted externally.

19日本国特許庁(JP)

① 特許出願公開

平1-220914 ⑩ 公 開 特 許 公 報(A)

到Int. Cl. 4 H 03 K 5/13 識別記号

庁内整理番号 7631 - 5 J

@公開 平成1年(1989)9月4日

未請求 請求項の数 1 (全3頁) 審査請求

遅延時間調整回路 の発明の名称

> ②)特 顧 昭63-44473

> > 隆

四出 願 昭63(1988) 2月29日

秀 冲 個発 明 老

東京都港区芝5丁目33番1号 日本電気株式会社内

東京都港区芝5丁目33番1号

日本電気株式会社 侧出 願

弁理士 山内 梅雄 199代 理

1.発明の名称

遲延時閒蠲整回路

2. 特許請求の範囲

複数の回路案子が1つの基板上に組み込まれた ものであって、かつ第1の能動回路衆子の出力に 第2の能動回路案子の入力が接続された構成を有 する半進体集権回路において、前記第1の能動回 路素子の出力と前記第2の能動回路素子の入力と の接続部に、外部よりスイッチング制御可能なス イッチング素子を介してキャパシタを接続してな ることを特徴とする遅延時間調整回路。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体集積回路の改良に係わり、特に 信号の遅延時間を調整可能にしてなる遅延時間調 整回路に関する。

〔従来の技術〕

この種の半導体集積回路は、複数の回路集子を 1つの基板上に組み込んで構成されており、かつ

第1の能動回路素子の出力に第2の能動回路素子 の入力が接続された回路構成を有しているものが 一般的である。

かかる半導体集積回路は、設計が終了し、実際 にデバイスとして完成してしまうと、集積回路内 部で信号の伝播運延時間を調整することができな かった。したがって、半導体集費回路を製造する このバラッキに起因するタイミングのずれは、-旦完成した半導体集積回路にあっては、補正する ことができなかった。

〔発明が解決しようとする課題〕

かかる不都合を解消するため、従来は、半導体 集破固路の設計時に回路素子等に余裕を持たせ、 これに対処していた。しかしながら、かかる処置 では、上記不都合を充分にかつ適正に補正できる ものではなく、かつ余裕を持たせる割合をどの程 度にするかを決定するのが困難であるという不都

本発明は上述した課題を解決するためになされ たもので、半導体集積回路内部の遅延時間を外部 より縄整可能としてなる遅延時間調整回路を提供することを目的とする。

(課題を解決するための手段)

上記目的を達成するため、本発明の遅延時間凋艶回路は、複数の回路素子が1つの基板上に組み込まれたものであって、かつ第1の危能動回路素子の出力に第2の能動回路素子の出力と前記第2の能動回路素子の出力と前記第2の能動回路素子の出力と前記第2のに動回路素子の出力との接続部に、外部よりスイッチング素子を介してキャバシタを接してなることを特徴とするものである。

このような構成の本発明によれば、前記第1の能動回路素子の出力と前記第2の能動回路案子の入力との接続部に、スイッチング素子を外部よりオンさせることにより当該回路に適正なキャパシタ分を与えることができるので、半導体集積回路内の遅延時間を外部から調整できることになる。
「実施例)

次に、本発明の一実施例について図面を参照し

て説明する。

第1 図は、本発明に係る遅延時間期整回路の実施例の原理構成を示すブロック図である。

第2図は、上記第1図の原理的構成をCMOS-LSIとして具体化した回路例を示す回路図である。

第2図において、符号12は初段ゲートであり、 2つのトランジスタを直列接続してなり、信号人 カ11がそれらトランジスタの入力端に接続され

ている。この初段ゲート12の出力端子は次段 ゲート14の入力端子に接続されている。この次 段ゲート14は、2つのトランジスタを酉列接続 してなり、出力15を有している。初段ゲート1 2の出力端子と次段ゲート14の入力端子との接 統部には、外部よりスイッチング制御可能な半導 体スイッチ 1 6: と所定の静電容量のキャパシタ 18」とからなる直列回路、および外部よりス イッチング制御可能な半導体スイッチ16。と所 定の静電容量のキャパシタ18。 とからなる直列 四路がそれぞれ接続されている。半導体スイッチ 16. には、伝搬遅延時間を可変するための制御 信号を入力する端子17が接続されており、この 罐子17から直接にかつインバータし9を介して 制御信号が供給できるようにしてある。同様に、 半導体スイッチ16。には、伝搬遅延時間を可変 するための制御信号を入力する端子21が接続さ、 れており、この端子21から直接にかつインバー タ23を介して制御信号が供給できるようにして ある。

このような構成の実施例の遅延時間調整回路に ついてその作用を説明する。

初段ゲート12の伝搬運延時間は、その出力の 負荷静電容量に依存する。そこで、まず半導体ス イッチ16..162が双方ともにオフの場合は、 初段ゲート12の負荷静電容量は、次段ゲート1 4の入力静電容量と、半導体スイッチ16..1 6.のドレイン静電容量とからなる。したがって 初段ゲート12の遅延時間は、これらの静電容量 に応じて遅延することになる。

次に、 増子 1 7 または 2 1 の一方から制御信号を入力して半導体スイッチ 1 6 、または 1 6 。のいずれか一方をオンとさせた 場合、 初段ゲート 1 2 の負荷 静電容量は、キャパシタ 1 8 、または 1 8 。のいずれか一方が加わり、 初段ゲート 1 2 の遅延時間が、そのキャパシタ 1 8 、または 1 8 。のいずれか一方の容量に応じて大きくなる。

さらに、 端子 1 7 および 2 1 からそれぞれ制御 信号を入力して半導体スイッチ 1 6 1 および 1 6 2 の双方をオンとさせた場合、初段ゲート 1 2 の

負荷静電容量は、キャパシタ! 8 . および 1 8 . の双方が加わり、初段ゲート 1 2 の遅延時間が、そのキャパシタ 1 8 . および 1 8 . の双方の容量に応じて大きくなる。

このように第2回に示す実施例によれば、外部 が端子17,21に加える制御信号に応じて遅延 時間を4段階に調節できることになる。

なお、上記実施例では、4段階に遅延時間の調整を可能としたものとして示したが、これに限定されることなく、2段階以上の調整ができることになる。

回路内部で行うことができる。

[発明の効果]

以上説明したように本発明によれば、半導体集積回路の内部の能動回路素子の負荷容量を切り換えられるようにしてなるので、半導体集積回路の内部パスの遅延時間を外部より調整することができるという効果がある。

4. 図面の簡単な説明

第1図は本発明の原理的構成を示すブロック図、 第2図は本発明の実施例を示す回路図である。


2、12……初段ゲート(第1の能動回路案子)、 4、14……次段ゲート(第2の能動回路案子)

6、16:、16: …… 半導体スイッチ

(スイッチング案子)、

8、18,、18, ……キャパシタ。

出願人 代理人 日本電気株式会社 弁理士 山内梅雄



21